Question

请求上拉电阻和下拉电阻的理解

本人看了好多关于上拉电阻和下拉电阻的解析，但是我依然不明白，希望大家可以详细解析一下。。小弟真是万分感谢。回答好的。可以加分。

很多资料都说：上拉就是通过一个电阻嵌位在高电平！电阻同时起限流作用！
这一句话我不明白一个地方，“通过一个电阻嵌位在高电平”，大家学习单片机都知道，51单片机P1,P2或P3的上拉电阻都很大。。好像有20K到40K.虽然在单片机输出高电平时电流是几十uA，压降很小，但是都把电压拉低了，为什么还叫上拉电阻呢？上拉电阻的定义不是将电压升高吗？但是如果按照我的理解是下拉，不是上拉哦。如果叫下拉电阻本人反而容易理解

第二个方面：关于下拉电阻，资料是这样说的为了令到IO口电平迅速拉低，接一个下拉电阻。
这样我又不明白了，因为有一个下拉电阻的存在，虽然下拉电阻很小，（大概有几欧吧），但是依然将那个IO口的电平拉高了。为什么还叫下拉电阻呢？

其次由于51单片机P0口没有上拉电阻，所以要外接上拉电阻。我问过我的同学了,如果P0口没有外接上拉电阻，就没有高电平了。但是同学们都是一知半解。P0口的外接上拉电阻如何令倒PO口可以输出高电平。

请大家解析一下，可能我的问题很简单，但是我真的不明白，想搞清楚。麻烦大家了。

无论解答是否正确，也感谢各位的耐心阅读。

补充：当单片机输出高电平，电流叫拉电流，拉电流有什么作用呢。是不是对外界器件注入电流呢？
当单片机输出地电平，电流叫灌电流，灌电流对单片机有什么影响？

Answer 1

1:上拉，下拉其实是车不多的意思
A ：在有的三态输入器件里面。如果管脚悬空，就是3态了，但是这个时候输出可能就不是一个确定的状态了，为了使输出确定，那么就人为的把它通过一个电阻接到电源或者是地上，这个时候即使输入悬空，输入的状态也是确定的（上拉是高，下拉是低）。很典型的就是三极管了，NPN三极管基级一般有个电阻要么上拉到电源，要么下拉到地。
B：同样，有的电路的输出是三态的，如OC电路它在输出高的时候，其实就是高阻态的，（这点量不到电压）只有通过一个上拉电阻，才能是输出高的时候为正真的高。

你说的“好像有20K到40K.虽然在单片机输出高电平时电流是几十uA，压降很小，但是都把电压拉低了，为什么还叫上拉电阻呢”没有明白什么意思，那里把电压拉低了？看看单片机的输出口电路结构！

另外你说的“如果P0口没有外接上拉电阻，就没有高电平了。”就是我刚才说的OC输出电路的原因

另外 数字电路的上拉下拉电阻 一般是K 级别 ，几乎没有欧姆级别。。

另外，一般称输出高电平对外输出电流为拉电流 也就是对外注入电流
输出地电平 成为灌电流，

一般来说拉电流教小，灌电流教大，所以在设计电路的时候今天使用低端控制。

Answer 2

COPY过来的，认真看一下：

*************************************************

上拉电阻下拉电阻的总结
===============================================================
上拉电阻：
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑
以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理

对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：
1． 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2． 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3． 高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4． 频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。

下拉电阻的设定的原则和上拉电阻是一样的。
OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。
选上拉电阻时：
500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。
当输出高电平时，忽略管子的漏电流，两输入口需200uA
200uA x15K="3V"即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列
设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）

在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。
1. 电阻作用：
l 接电组就是为了防止输入端悬空
l 减弱外部电流对芯片产生的干扰
l 保护cmos内的保护二极管,一般电流不大于10mA
l 上拉和下拉、限流
l 1. 改变电平的电位，常用在TTL-CMOS匹配
2. 在引脚悬空时有确定的状态
3.增加高电平输出时的驱动能力。
4、为OC门提供电流
l 那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。
l 如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之，
l 尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!

2、定义：
l 上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！
l 上拉是对器件注入电流，下拉是输出电流
l 弱强只是上拉电阻的阻值不同，没有什么严格区分
l 对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

3、为什么要使用拉电阻：
l 一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。
l 数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！
l 一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：
比如：当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平，用于检测低电平的输入。
l 上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是你同学说的灌电流

---------------------------------------------------------------------------------
有可商讨的地方。
1 、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
电阻串联才是实现阻抗匹配的好方法。通常线阻的数量级都在几十ohm，如果加上下拉的话，功耗太大。

电阻串联和拉电阻都是阻抗匹配的方法，只是使用范围不同，依电路工作频率而定

21、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
不建议采用这种方法。缺点有2。1 TTL输出地电平时，功耗大。2TTL 输出高电平时，上拉电源可能会有电流灌到TTL电路的电源，影响系统稳定性。
3 3、对于高速电路，过大的上拉电阻可能边沿变平缓。
应该不会。做输入时，上拉电阻又不吸收电流。做输出时，驱动电流为 电路输出电流+上拉通道输出电流。 电阻的容性特征很小，可忽略。
4 2． 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
当输出高电平时，开关管怎么回关断呢? CMOS电路的输出级基本上是推拉时。输出地电平时，下面的MOSFET关断，上面的导通。高电平时反过来。该条只适合OC电路

Answer 3

让我们读慢一点，上，停一会，拉，停一会，电阻，
上是对应于下的，通常我们的电路原理图会把地省略，即是只标出高电位（相对于地）通路，这样，这个上可以理解为高电位，对吧。
拉是个动词，有拖过来，使其怎么样的意思这样跟箝位是不是可以理解到一起了，箝位就是一种拖到某个电位，使其成为某个电位的意思，对吧。
一些比较电路中有箝位到负电平的，那么是不是也可以叫上了，所以说这是个相对的东西，谁让世界都是相对的呢。
上拉电阻在很多地方都要配置，比如说USB接口，等等很多，一个运放，上拉电阻只所以要外接是因为要做到接近运放的理想工作状态，运放才会更好的工作，这就要求输入与输出要匹配，但负载往往是变化着的，如果把上拉电阻与运放固化那么反而缩小了它的适用范围，也就没有单片机的开发应用之说了，对吧。

Answer 4

简单一点，“上拉”、“下拉”反映的是端口输入输出电流为零的条件下端口电压的变化：上拉电阻接高电平，无电流通过时，电阻压降为零，端口电压钳位到高电平；下拉类似。