Question

VHDL中,信号初始化后不赋值后系统默认的值是多少呢?

如"signal CommandType : std_logic_vector(5 downto 0);" 在process中使用时,CommandType有固定的值么? 另外,如果用这样的方式signal CommandType : std_logic_vector(5 downto 0):="01010"; 赋值在process中使用时,这样的赋值有效么?

Answer 1

信号在未赋值时候的初值与信号类型有关：如果是可以比较大小的整型或者实型，则赋给最小值；如果是不能比较大小的枚举类型，则赋给最左值。
例如"signal CommandType : std_logic_vector(5 downto 0);" ，CommandType的初值为"UUUUUU"。
在声明信号的时候给信号赋了初值，仿真器就会按照这个初值开始仿真，而有些综合器却是不理睬的，实际电路上电后是个随机值，然而有些综合器是敏感的，将会产生相应的锁存器来保证上电后的初值为你设定的值。

追问

你说的敏感的综合器是?我目前用的xilinx的ISE14.7,它是敏感的综合器么?

追答

综合器对给信号赋初值是否敏感，必须通过实际来验证。你用的ISE 14.7是否敏感我没有试过，无法下结论，你可以做一个实验试一下。