Question

设计一个异步清零，同步置数，带有计数使能控制的六进制递增计数器，

设计一个异步清零，同步置数，带有计数使能控制的六进制递增计数器，设时钟脉冲输入端为clk,异步清零端为clr,同步置数端为ldn，计数使能端为en,置数数据输入端为d,计数输出端为q。

Answer 1

74161是四位二进制可预置数的同步加法计数器，那它单片能实现最大计数为十六进制，并可通过外加门电路来构成十六进制以下任何进制计数器，因为是同步置数，当时钟信号一到来时会置数会复位，那么就在计数到8的时候通过门电路来产生进位信号，这个进位信号又作为置数信号，那么当时钟信号一来到计数到9，又刚好能将上一次的各种控制信号置入芯片中。不需要什么译码器和脉冲发生器，就用简单的门电路即可。
希望我的回答能帮助到你。