FPGA 波特率和时钟周期是怎么换算的,希望能讲解的清楚点,谢谢! 5

 我来答
sina4321
推荐于2017-11-28 · TA获得超过1479个赞
知道小有建树答主
回答量:474
采纳率:100%
帮助的人:543万
展开全部
FPGA主频如果是100MHz,那么时钟周期就是10ns
如果想做9600bps的信号,那么一位需要的时间是1000000000/9600 = 104167ns
也就说FPGA的io翻转周期要满足这个时间,那么每一位信号的输出只要保持104167/10 = 10417个周期就可以满足9600波特率
happyming0809
2011-04-13 · TA获得超过757个赞
知道小有建树答主
回答量:624
采纳率:0%
帮助的人:324万
展开全部
FPGA波特率,你是做UART是吧,那个波特率是你自己弄频率啊。不懂你要的是什么样的换算
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
收起 1条折叠回答
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式