顶层用VHDL原理图实现为什么没用生成CLK端口 我来答 可选中1个或多个下面的关键词，搜索相关资料。也可直接点“搜索资料”搜索整个问题。 原理图 顶层 vhdl clk 端口 搜索资料 2个回答 #热议# 普通体检能查出癌症吗？ 风吹雨打的日子 2011-06-05 知道答主 回答量：12 采纳率：0% 帮助的人：1.5万 我也去答题访问个人页 关注 展开全部 这个需要自己添加进去，鼠标左击，在库里找到pin 里面有输入输出模块 本回答由网友推荐 已赞过 已踩过< 你对这个回答的评价是？ 评论 收起 sziiy 2011-06-04 · TA获得超过240个赞 知道答主 回答量：56 采纳率：0% 帮助的人：13万 我也去答题访问个人页 关注 展开全部 你说的是连线上的问题? 已赞过 已踩过< 你对这个回答的评价是？ 评论 收起 推荐律师服务： 若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询 其他类似问题 2020-02-19 VHDL语言怎么生成原理图 3 2017-10-09 我用VHDL语言编写了一些模块，怎么把它们编成顶层文件，原理图是不是编写顶层文件的一种方法 13 2018-04-05 clk‘event and clk=’1‘ 什么意思？？ VHDL 74 2011-06-07 VHDL顶层原理图仿真时输出信号源怎么定义 2 2017-09-25 vhdl 中 clk' event and clk=1 是什么意思？ 50 2016-05-18 vhdl端口说明语句中端口名有几种 12 2010-09-19 1。VHDL语句中(others=>'Z')的作用是什么？ 2。VHDL中如何实现双向总线的端口定义与缓冲？ 2 2008-05-24 EDA原理图生成VHDL语言 为你推荐：
