Question

我在max+plus上调试一小段VHDL程序时，出现以下错误信

我在max+plus上调试一小段VHDL程序时，出现以下错误信息：
1、Declaration error :found illegal attempt to declare homograph of label "TEMP"
2、VHDL syntax error :expexcted a Sequential Statement
3、Termination notification:errors in ....... prevent further processing
4、VHDL syntax error:unexpected end-of-file -try using the Text Editor's Syntax Coloring command to find the missing delimiter or keyword；检查了半天也不知道是哪里错了，请问那位牛人知道的帮我解决一下。
先谢谢你的支持，经过的的仔细检查，不是你所说的情况，而是下面的语句TEMP : = LEFT & RIGHT;中多了几个空格，而且后面有的语句少了分号或不是英文分号。现在我在系统调试仿真时，出现下列错误信息：Warning:lgnored function symbol "CTRL"(ID|CTRL:1|:1) - it has no output
Error:symbol or function prototype ':1' does not match its design file:it has 9 pinstubs/port,but the design file has o pins 请问你知道是什么原因吗？

Answer 1

请贴上源程序
1. 定义了两个同名的数据对象
2. 在进程内使用了并行语句
3. 关键词不配对，通常是少了END
4. 肯定是关键词不配对
----------------------------------
那就是在输入时你开启了汉字输入法
至于后面的两个问题：
1. Warning:lgnored function symbol "CTRL"(ID|CTRL:1|:1) - it has no output
CTRL模块没有输出，所以没有任何用处，被编译器忽略了
2. Error:symbol or function prototype ':1' does not match its design file:it has 9 pinstubs/port,but the design file has o pins
你是否用了原理图？如果是，你需要重新生成原理对应的符号，File菜单下，Create Default Symbol；如果不是，那有可能是在你当前的目录下，有一个其他的同名的设计文件，如扩展名为tdf等的文件。也就是说，如果想简单一点，可以把当前目录下除了你的设计源文件(扩展名分别为：原理图.gdf、VHDL .vhd等)之外的其他文件全部删除。

Answer 2

从新编译下。