Question

如何jk触发器设计一个同步六进制加法计数器

RT 求解啊 大神们

Answer 1

6进制同步加法计数器需要3个jk触发器，由000，001，010，011，100，101後重置。

JK触发器和触发器中最基本的RS触发器结构相似，其区别在于，RS触发器不允许R与S同时为0，而JK触发器允许J与K同时为1。当J与K同时变为1的同时，输出的值状态会反转。也就是说，原来是0的话，变成1；原来是1的话，变成0。 

扩展资料

输入信号在负跳变触发沿来到后就不必保持，原因在于即使原来的J、K信号变化，还要经一级与非门的延迟才能传输到G3和G4的输出端，在此之前，触发器已由G12、G13、G22、G23的输出状态和触发器原先的状态决定翻转。

所以这种触发器要求输入信号的维持时间极短，从而具有很高的抗干扰能力，且因缩短tCPH 可提高工作速度。从负跳变触发沿到触发器输出状态稳定，也需要一定的延迟时间tCPL。显然，该延迟时间应大于两级与或非门的延迟时间。即tCPL大于2.8tpd。