Question

这个触发器电路波形图怎么画？？

请画出CLK、U1和U2的输出（Q）的波形图，假设U1和U2的输出（Q）的初始状态是低电压。
请高手帮着解答下这个问题，第二个触发器的Q或Q非的状态是怎么确定的？不是得先给U1一个输入才能有U1-Q的输出吗？有了U1-Q的输出第二个触发器才能工作才会有输出的U2-Q啊，这不是矛盾吗？到底哪个在前？这种反馈逻辑电路怎么解决呢？我的积分不多，就给5分吧，谢谢各位大神了，急，求解答！

Answer 1

这是一个真实的电路图，要考虑信号输入到触发器输出的延时时间。

时钟同时加载在两个触发器上，时钟的有效时刻是一致的，第一个触发器输出改变时，第二个触发器的触发有效时刻已经过去，所以信号传递要推迟一个时钟周期。

根据以下触发器的性质画波形图：

J=1，K=0时，Qn 1=1；

J=0，K=1时，Qn 1=0；

J=K=0时，Qn 1=Qn；

J=K=1时，Qn 1=-Qn；

本题 K = 1 ，J 是变化的，触发器初始状态是复位。

要注意一点，JK触发器的时钟一般是下降沿（↓）有效，而本题的时钟输入没有画小圈，是上升沿（↑）有效！

追问

嗯，谢谢这位大神~~但是您的波形和书后给的标准答案不符合，但是分析过程很清晰~还是非常感谢您的！！谢谢！！

追答

哈哈，知道栏目最近有毛病，答案经常出不来，投诉也没用，波形图贴出去就发现错了，改动不了，所以晚上联系小友回答。
刚才发现答案出来了，所以波形图也改正了。

追问

嗯嗯，但是还有个问题，根据我采纳的那个回答（也是标准答案）来看，您说当J = 0，K = 1 时，Qn+1 = 0，那为什么J1在第三个时钟脉冲上又翻转上去了呢？还有个问题，这个我着实没有搞明白，触发器没有输入哪来的输出？光是CLK信号就可以驱动触发器工作吗？

追答

第3个时钟到来之前，K2 = 1 ，J2 = Q1 = 0 ，那么，在第3个时钟上跳时，触发器2就要复位，Q2 = 0 ，Q2‘ = 1 ，而 J1 = Q2' = 1 。
分析触发器的输出状态，就是用时钟有效时刻之前的输入状态，对照驱动方程的规则来判断输出状态。
J、K 就是触发器的输入。
JK触发器功能齐全，可以构成很多常用的电路，做教材的范例很好。但是各种专用的集成电路应有尽有，实际工作中很少用JK触发器，专一是最佳的选择。
在数字电路中常用的是 D 触发器，D 就是上一级的数据输入，时钟有效时刻触发器锁存数据 D ，简简单单，干净利落！
做事情必须一心一意，我昨天上午出错的原因就是三心二意，shangban、看dianshi、看gushi。拼音是多义词，可以规避吃饱撑着的小人。
还在比利时吗？我以为你是夜猫子呢。

追问

哈哈~您说的对。的确不在国内~~这次是比较明白了~~~谢谢您了！！！

Answer 2

触发器的驱动方程：

J = 1，K = 0 时，Qn+1 = 1          ；置位 。

J = 0，K = 1 时，Qn+1 = 0          ；复位 。

J = K = 0 时，Qn+1 = Qn             ；保持 。

J = K = 1 时，Qn+1 = Qn‘            ；翻转 。 

JK 触发器的时钟一般是下降沿（↓）有效，本题的时钟输入端没有画小圈，是上升沿（↑）有效。

时钟同时加载在两个触发器上，时钟的有效时刻是一致的，第一个触发器输出改变时，第二个触发器的触发有效时刻已经过去，所以信号传递要推迟一个时钟周期。

Answer 3

对于这样的逻辑电路，你最好找个仿真软件做，这对你的理解很有帮助