Question

4.CPLD/FPGA设计中,目前最常用的两种硬件描述语言是-|||-() (2分)-|||-VHDL-|

Answer 1

问：4.CPLD/FPGA设计中,目前最常用的两种硬件描述语言是-|||-() (2分)-|||-VHDL-|

答：4.CPLD/FPGA设计中，目前最常用的两种硬件描述语言是Verilog和VHDL（VHSIC（Very High Speed Integrated Circuits）Hardware Description Language）。Verilog语言是一种用于描述任何数字系统的高级硬件描述语言，可以用于模拟和验证系统行为；而VHDL是一种低级硬件描述语言，它能够描述以及构建数字系统，并可以被编译成可编程硬件。

答：1. 创建顶层的模块声明。2. 编辑模块的定义，确定输入/输出端口/信号。3. 编写组态代码，确定硬件的功能。4. 将组态代码转为VHDL或者Verilog代码。5. 编译/模拟/仿真代码以检查代码是否正确。6. 进行综合，将模块编译成FPGA可以识别的文件。7. 进行烧写，将文件写入FPGA中。8. 进行测试，确认FPGA功能工作正常。