Question

时序逻辑电路和组合逻辑电路区别

Answer 1

时序逻辑电路和组合逻辑电路区别如下：

在输入输出关系上 组合逻辑电路是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。

 时序逻辑电路是不仅仅取决于当前的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

组合逻辑电路：

1、逻辑抽象。

2、写出逻辑函数式。

3、选定器件类型。

4、将逻辑函数式化简或者变换成适当的形式。

5、画出逻辑电路的连接图。

6、工艺设计。

时序逻辑电路：

1、逻辑抽象得到状态转换图或者状态转换表。

2、状态化简。

3、状态分配（状态编码）。

4、选触发器求出状态方程、驱动方程和输出方程。

5、根据方程式画出逻辑图。

6、检查设计的电路能否自启动。