quartus中pin planner中~ALTERA_ASDO_DATA1~这个引脚是干什么用的，为什么会出现，会对设计有什么影响吗
1个回答
展开全部
FPGA是需要上电后加载程序才能运行的，这个ASDO对应的就是加载程序用的，你可以不用管它，但硬件设计上，这个专用管脚肯定是存在的，而且要外挂一个EP4Cxx芯片的。不会对设计有影响的。
追问
哦，是这样啊，那为什么有的程序中的pin planner中看不到这个呢
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
