VHDL编程中,感叹号是什么意思? 30

SUBDESIGNADDR_PWM(ADDR[7..0]:INPUT;R/W~,IOSTRB~:INPUT;PWM_DEC_A,PWM_DEC_B,PWM_DEC_C:O... SUBDESIGN ADDR_PWM
(
ADDR[7..0] : INPUT;
R/W~, IOSTRB~ : INPUT;

PWM_DEC_A, PWM_DEC_B, PWM_DEC_C : OUTPUT;
PWM_DEC_D : OUTPUT;
PWM_DEC_BRK : OUTPUT;
GATE_DEC : OUTPUT;
)

BEGIN
!PWM_DEC_A = (ADDR[7..0] == H"50") & !R/W~ & !IOSTRB~;
!PWM_DEC_B = (ADDR[7..0] == H"51") & !R/W~ & !IOSTRB~;
!PWM_DEC_C = (ADDR[7..0] == H"52") & !R/W~ & !IOSTRB~;
!PWM_DEC_D = (ADDR[7..0] == H"53") & !R/W~ & !IOSTRB~;
!PWM_DEC_BRK = (ADDR[7..0] == H"54") & !R/W~ & !IOSTRB~;

!GATE_DEC = (ADDR[7..0] == H"55") & !R/W~ & !IOSTRB~;
END;

请问以上含感叹号的语句是什么意思?谢谢大侠
展开
 我来答
  • 你的回答被采纳后将获得:
  • 系统奖励15(财富值+成长值)+难题奖励10(财富值+成长值)+提问者悬赏30(财富值+成长值)
nereus78e904
2014-11-28 · TA获得超过1.5万个赞
知道大有可为答主
回答量:5463
采纳率:90%
帮助的人:1898万
展开全部
上面的描述不是VHDL,而是Verilog HDL。!表示逻辑非,也就是取反操作。
本回答被网友采纳
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式