Question

一个led灯Verilog 程序，写好编译完，再分配一下引脚，下进FPGA开发板，怎么蜂鸣器在叫个不停

module led(LED,CLK);
output[3:0] LED;
input CLK;
reg[3:0] LED;
reg[22:0] BUFFER;
reg[1:0] STATUS;

always@(posedge CLK)
begin
BUFFER<=BUFFER+1'b1;
if(BUFFER==23'b11111111111111111111111)
begin
STATUS<=STATUS+1'b1;
if(STATUS==1'd3)STATUS<=0;
end
end
always@(posedge CLK)
begin
case(STATUS)
2'd0:LED<=4'b1110;
2'd1:LED<=4'b1101;
2'd2:LED<=4'b1011;
2'd3:LED<=4'b0111;
endcase
end
endmodule

Answer 1

请问你，什么叫做if(STATUS==1'd3)，1位的数据你还能等于3呢？还有你的时钟那么快，你把什么信号赋给蜂鸣器了？如果是buffer，那么肯定响个不停

追问

问题已找到，谢谢啊，我以为一位的十进制数也可以等3，顺便再问下为啥1‘d3这种写法不对呢

追答

这个当然不对 ，至少也得2bit才能等于3