Question

如何用Signaltap ii观察器件内部信号

Answer 1

AbstractQuartusII内的SignalTapII是debugVerilog很好的工具，不过似乎有时无法显示reg的值，我发现一个小技巧可解决这个问题。Introduction使用环境：QuartusII7.2SP1+DE2(CycloneIIEP2C35F627C6)本文是我较早期的方法，并不是很理想，建议参考(原创)如何使用SignalTapII观察reg与wire值?(SOC)(Verilog)(QuartusII)(SignalTapII)在Altera提供的SignalTapII的tutorial中，大都强调trigger的使用，并且观察的都是wire，可是在实务上，常需要观察的是reg，如以下一个很简单的计数器Verilog1moduleSignalTapII_register(2CLOCK_50,3RESET_n4);56inputCLOCK_50;7inputRESET_n;89reg[31:0]counter;1011always@(posedgeCLOCK_50ornegedgeRESET_n)begin12if(!RESET_n)13counter<={32{1'b0}};14else15counter<=counter+1;16end1718endmodule现在想用SignalTapII观察counter这个reg的值。