Verilog里case语句应该怎么用?

 我来答
当代教育科技知识库
高能答主

2021-11-24 · 擅长科技新能源相关技术,且研究历史文化。
当代教育科技知识库
采纳数:1829 获赞数:387316

向TA提问 私信TA
展开全部

工具:win10电脑。

软件:Verilog。

版本:1.32。

1、首先,右键单击项目并单击NewSource以创建一个新的代码文件。

2、选择用户文档创建一个自定义文档文档,文件名和后缀随意。

3、创建完成后,切换到文件面板底部,双击打开文件,根据自己喜欢的形式输入数据

4、写完数据文件后,右键单击项目,单击NewSource,然后选择Verilog测试装置,输入文件名并继续,选择要测试的模块,然后创建文件。

5、双击打开文件,可以看到要测试的模块块的输入对应一些reg寄存器类型,输出对应一些wire类型。添加两个参数常量,然后为for循环添加计数变量J,并添加一个向量数组来保存文件读取的数据。


注意事项:

2021年10月8日,为防止未成年人沉迷网络游戏,维护未成年人合法权益,文化和旅游部印发通知,部署各地文化市场综合执法机构进一步加强网络游戏市场执法监管。据悉,文化和旅游部要求各地文化市场综合执法机构会同行业管理部门。

重点针对时段时长限制、实名注册和登录等防止未成年人沉迷网络游戏管理措施落实情况,加大辖区内网络游戏企业的执法检查频次和力度;加强网络巡查,严查擅自上网出版的网络游戏;加强互联网上网服务营业场所、游艺娱乐场所等相关文化市场领域执法监管,防止未成年人违规进入营业场所。

推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式