用Quartus II对用Verilog HDL语言编写的源码进行仿真，功能仿真和时序仿真为什么会不一样？

初步学习FPGA，用VerilogHDL编写的很简单的4为计数器源码，功能仿真是正确的，可时序仿真的结果和功能仿真结果不一样，为什么呢？理论上两者的不同是不是只是有点延时... 初步学习FPGA，用Verilog HDL编写的很简单的4为计数器源码，功能仿真是正确的，可时序仿真的结果和功能仿真结果不一样，为什么呢？
理论上两者的不同是不是只是有点延时，可为什么我的结果完全不同呢？展开

 我来答

3个回答

#热议# 网上掀起『练心眼子』风潮，真的能提高情商吗？

zhangjiwuhan
2009-09-09

知道答主

回答量：16

采纳率：0%

帮助的人：9.3万

我也去答题访问个人页

关注

展开全部

时序仿真加入了演示文件，功能仿真只是验证结果，没有加入延时文件。当然会有些不同 //////////////////////////////

你把仿真的结果截图上来看看

本回答由提问者推荐

已赞过 已踩过<

评论收起

derek63
2009-09-09 · TA获得超过566个赞

知道答主

回答量：214

采纳率：0%

帮助的人：0

我也去答题访问个人页

关注

展开全部

仿真参数设的不合适？

已赞过 已踩过<

评论收起

seagull5414
2009-09-09 · TA获得超过367个赞

知道小有建树答主

回答量：192

采纳率：0%

帮助的人：109万

我也去答题访问个人页

关注

展开全部

完全不同？？？你能不能把你的图放上来看看

已赞过 已踩过<

评论收起

1条折叠回答

推荐律师服务：若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询

用Quartus II对用Verilog HDL语言编写的源码进行仿真，功能仿真和时序仿真为什么会不一样？

其他类似问题

为你推荐：