verilog测试程序怎么编写 ISE
3个回答
展开全部
project\new source\verilog test fixture 然后编写就可以了
参考资料： ISE DESIGN Suite 10.XFPGA开发指南
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
富港检测技术（东莞）有限公司_
2024-05-27 广告
ISTA3E程序是对相同产品的集合包装的综合模拟性能测试，集合包装件被定义为将一个产品、多个产品或包装件放置在滑板或托盘上，固定在一起或是作为一个单元运输。例如：一台机器由带瓦楞底托的托盘上、瓦楞侧围、顶盖包装，用缠绕膜缠绕在托盘上。用于评...
点击进入详情页
本回答由富港检测技术（东莞）有限公司_提供
展开全部
我知道,但就不告诉你,哈哈哈
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
project\new source\verilog test fixture
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
更多回答（1）
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
