Question

九九乘法表EDA课程设计

用VHDL语言编写程序，用四个动态数码管显示乘数、被乘数和结果，用八个拨动开关控制乘数和被乘数，要求有实验原理图、波形仿真、乘法核心模块结果和引脚分配，哪位大侠做过的请帮个忙？有现成的最好，程序是用“module......end module”这样的格式写的，小弟实在无能为力了，暂时只能给这么多分，能帮我搞定我一定最大量的追加，谢谢大家了，我的邮箱v.danieo@qq.com 十万火急，一两天要用！

Answer 1

module end module的是Verilog HDL 不是VHDL,你到底想用哪个？

Answer 2

啊事发当日啊枫叶如图额