求大神：verilog中，边沿触发和电平触发各有什么优缺点，各适应什么应用领域？ 20
1个回答
展开全部
一个用于时序电路，一个用于组合逻辑电路，电平触发可能会综合出锁存器
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
类别
我们会通过消息、邮箱等方式尽快将举报结果通知您。
说明
0/200
