quartus中的问题
我的程序是moduleadd_4(X,Y,Sum,C);input[3:0]X,Y;output[3:0]Sum;outputC;assign{C,Sum}=X+Y;en...
我的程序是
module add_4(X, Y, Sum, C);
input[3:0] X, Y;
output[3:0] Sum;
output C;
assign {C, Sum} =X + Y;
endmodule
我先新建工程 file— new project wizard.工程名与实体名相同。两个名字都用实体名。family选择的是cyclone 2 ， device选择的是EP2C70F896C6我然后其余都没设计
2 新建VHDL文本 file— new ，编写verilog后保存即可 ，文件名与实体名相同（已默认）。
3 编译。
我已经编译好了，我现在想看我编译直接生成的元器件和引脚，应该在哪里查看呀？ 展开
module add_4(X, Y, Sum, C);
input[3:0] X, Y;
output[3:0] Sum;
output C;
assign {C, Sum} =X + Y;
endmodule
我先新建工程 file— new project wizard.工程名与实体名相同。两个名字都用实体名。family选择的是cyclone 2 ， device选择的是EP2C70F896C6我然后其余都没设计
2 新建VHDL文本 file— new ，编写verilog后保存即可 ，文件名与实体名相同（已默认）。
3 编译。
我已经编译好了，我现在想看我编译直接生成的元器件和引脚，应该在哪里查看呀？ 展开
2个回答
展开全部
file 菜单下有为当前文件创建模块功能！点到为止！
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
RTL Viewer(菜单栏右数第二个下拉里)
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
