Question

设计数字时钟电路原理图

用6个数码管，6个BCD译码器，6个74LS90设计一个24小时制电子时钟，有调时分秒功能，有定时闹钟，整点报时功能。其他需要元器件可以自由选择
用比较器，分频器，选择器

Answer 1

设计数字时钟计数器电路大概有以下几种方法：

①用标准的数字集成电路家族来搭建十进制计数器。常用的TTL数字电路家族为7400系列。常用的CMOS数字电路家族为CD4000系列。

②用基本的组合逻辑电路和触发器来实现。利用数字设计中的状态图/卡诺图等综合工具从底层门电路来搭建。

③用硬件设计语言来实现。常见的数字设计语言为VHDL和Verilog

本文就以JK触发器和附加门电路来演示如何设计一个七进制加法计数器时钟电路。

总体步骤为：

①画出计数器的状态转换图。

②根据状态图得出JK各个状态变量的逻辑值。

③将JK的逻辑状态代入卡诺图进行化简，得出JK表达式。

④根据JK表达式，画出计数器的原理图。

⑤仿真验证计数器的输出。

以下为详细分解：

①②步骤比较直观状态图如下。计数器需要3个JK触发器，标记为JK1/JK2/JK3.

步骤③卡诺图化简以J2为例，其他的值类似，J2的卡诺图为：

也即J2=BC=Q1Q0，所以简单的与门即可实现。

步骤④的电路原理图为：

步骤⑤的仿真验证计数器的输出为：（LED输出0～6并重复）

Answer 2

这个电路图在电子系统设计（好像是第三版）这本书上有的，自己可以去查一下。
其实要是你能搞明白这个电路的所有功能，那你的数电还是OK的！

Answer 3

太复杂太啰嗦，用6个数码管一个2051就可以搞定。

Answer 4

请问你的设计做出来没，我现在也要作和你一样的课程设计，你还有的话请发给我，谢谢。我要的急1297146560@qq.com