Question

verilog如何学习

我是一名大三的学生，老师上课讲的verilog都是很简单的基础知识，我想问一下我该如何具体的学习这门课……？

Answer 1

verilog只是一种描述语言，你首先要明白你学这个语言的目的是要进行硬件（数字集成电路）设计的，或者集成电路建模或测试的。那么你学习的时候无论何时都要考虑硬件（think hardware)。比如你学习一个if else 语句的时候，你就要想这个语句经过综合以后变成什么硬件。这样才能真正理解verilog的真谛，而不是表面。

Answer 2

搞懂verilog是一个建模语言,是用来描述concurrency.

但verilog仿真器没有人类的parallel视野,是sequential分析出concurrency.

最常用的通讯类型搞懂, 时间域的连续性(gates)和离散性(clock).

最终还是要多练习.

Answer 3

推荐你看夏宇闻的《verilog数字设计教程》，这是这个领域的权威书目。然后就是自己多编编程序啦。

Answer 4

建议你在网上找一些这方面的好论坛，多去里面转转。里面有很多高手的。我个人觉得学起来很麻烦，不过要加油昂。挺有意思的!