Question

本人初学FPGA，这是FPGA的一个verilog程序 ，求大神解释一下！各种不懂，谢谢！

module LED_4(
input nrst,
input clk,
input BUSY,
input DATA,
output reg CS,
output reg CONVST,
output reg [3:0]led,
output reg RDATA
);

reg [31:0] counter;
reg clk2;
reg [7:0] i;
reg [3:0] led_reg;

//assign led = led_reg;

always@(posedge clk, negedge nrst) begin
if(!nrst) begin
counter <= 0;
clk2 <= 0;
end
else if (counter == 1250000) begin
counter <= 0;
clk2 = ~clk2;
end
else
counter <= counter + 32'd1;
end
always@(posedge clk2, negedge nrst) begin
if(!nrst)
led <= 4'd0;
else
case (i)
0: begin led <= 4'b0001;i<=i+1; end
1: begin led <= 4'b0010;i<=i+1; end
2: begin led <= 4'b0100;i<=i+1; end
3: begin led <= 4'b1000;i<=0; end
endcase

end

endmodule

Answer 1

这个一个很简单的用verilog实现的四个LED轮流闪的程序。

实现的原理是将输入的高频时钟clk做2500000分频，分成肉眼能识别的频率，然后驱动四个LED灯依次闪灯。

代码输入输出好几个管脚都么有使用，建议去掉。有其他问题随时提问，欢迎采纳。

Answer 2

最后面那个是个状态机啊，每个CLK2周期，改变一次状态，每个状态对应不同的LED状态，共有4种。

追问

不是很懂状态机，但还是谢谢你！