verilog中一个RAM模块如何初始化？ 20
我自己编写了一个RAM模块，想在modelsim中仿真，如何在测试模块中将那个ram模块初始化呢？谢谢在testbench中用readmemh等系统任务确实可以读取文件的...
我自己编写了一个RAM模块，想在modelsim中仿真，如何在测试模块中将那个ram模块初始化呢？谢谢
在testbench中用readmemh等系统任务确实可以读取文件的数据，但是如果能读到那个ram模块呢？ 展开
在testbench中用readmemh等系统任务确实可以读取文件的数据，但是如果能读到那个ram模块呢？ 展开
1个回答
展开全部
在testbench中调用已经存好数据的mif文件或者其他可以打开的类型文件
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
深圳市大雅新科技有限公司
2020-02-12 广告
这方面更多更全面的信息其实可以找下大雅新。深圳市大雅新科技有限公司从事KVM延长器,DVI延长器,USB延长器,键盘鼠标延长器,双绞线视频传输器,VGA视频双绞线传输器，VGA延长器,VGA视频延长器,DVI KVM 切换器等，优质供应商，...
点击进入详情页
本回答由深圳市大雅新科技有限公司提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
