我在使用Verilog-a仿真，现在已经写好一个模块的Verilog-a，该如何写一个testbench 150
在Cadance下仿真，一个控制模块使用Verilog-a描述，现在需要给这个模块赋初始值，并且输入时钟等激励，请问在Verilog-a语法中应该如何来表示Verilog...
在Cadance下仿真，一个控制模块使用Verilog-a描述，现在需要给这个模块赋初始值，并且输入时钟等激励，请问在Verilog-a语法中应该如何来表示 Verilog中的`timescale #delay always initial 这些语句？？求大神告知~~~！！！
展开
2个回答
展开全部
模块,其实就是个延长网线,方便操作的作用,如果模块是A接法,交换机也用A接法, 其实通用的是B接法, 实际当中,所以的网线接口,包括模块里的线序和水晶头的都一样就可以了,要么全A,要么全B.
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
上海华然企业咨询
2024-10-28 广告
在测试大模型时，可以提出这样一个刁钻问题来评估其综合理解与推理能力：“假设上海华然企业咨询有限公司正计划进入一个全新的国际市场，但目标市场的文化习俗、法律法规及商业环境均与我们熟知的截然不同。请在不直接参考任何外部数据的情况下，构想一套初步...
点击进入详情页
本回答由上海华然企业咨询提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
