verilog里wire类型和reg类型有什么区别 我来答 1个回答 #合辑# 机票是越早买越便宜吗? 1191056400 2015-09-04 · 超过30用户采纳过TA的回答 知道答主 回答量:67 采纳率:100% 帮助的人:42.3万 我也去答题访问个人页 关注 展开全部 wire类型一般用于assign语句赋值,reg类型一般用于always块中,不能用assign赋值 本回答由提问者推荐 已赞过 已踩过< 你对这个回答的评价是? 评论 收起 推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询 其他类似问题 2017-05-30 verilog中reg和wire类型的区别和用法 8 2016-08-05 verilog HDL中wire和reg的区别 4 2016-10-25 verilog HDL中wire和reg的区别 2 2016-11-22 Verilog 中定义信号为什么要区分 wire 和 reg 两种类型 更多类似问题 > 为你推荐: