Question

关于verilog编程，用七段数码管显示两位数

写了段数码管显示的代码，运用视觉暂停的原理，让两位数码管不断显示。代码如下，仿真没问题，但锁定引脚在开发板上数码管却不亮，求大神帮忙看看。
module xianshi(ch,cl,digslect,codeout,clk);
input [3:0] cl,ch;
input clk;
reg i;
output reg [7:0]digslect;
output reg [6:0]codeout;
always@(posedge clk)
begin
case(i)
1'b0:
begin
digslect<=8'b00000001;
case(cl)
4'd0:codeout<=7'b1111110;
4'd1:codeout<=7'b0110000;
4'd2:codeout<=7'b1101101;
4'd3:codeout<=7'b1111001;
4'd4:codeout<=7'b0110011;
4'd5:codeout<=7'b1011011;
4'd6:codeout<=7'b1011111;
4'd7:codeout<=7'b1110000;
4'd8:codeout<=7'b1111111;
4'd9:codeout<=7'b1111011;
endcase
end
1'b1:
begin
digslect<=8'b00000010;
case(ch)
4'd0:codeout<=7'b1111110;
4'd1:codeout<=7'b0110000;
4'd2:codeout<=7'b1101101;
4'd3:codeout<=7'b1111001;
4'd4:codeout<=7'b0110011;
4'd5:codeout<=7'b1011011;
4'd6:codeout<=7'b1011111;
4'd7:codeout<=7'b1110000;
4'd8:codeout<=7'b1111111;
4'd9:codeout<=7'b1111011;
endcase
end
endcase
if(i>=1'b1) i<=1'b0;
else i<=i+1'b1;
end
endmodule

Answer 1

输出到七段数码管的接口只有codeout[6:0]，再没有别的了？

Answer 2

哦。。。没点亮共阴极怎么亮
在下面加入assign语句

追答

以2位为例。
每位不仅7个字段都有一根线，而且每个字还有个片选的共阴极或者共阳极。
显示实验肯定要先点亮某几个字共阴极才能选中这个数，然后再赋值令其显示某些字段实现自己想显示的字。
output reg [3:0] seg;// 选中某几位字
output reg [3:0] dig;//选中字段led管子。