Question

用vhdl语言写一个加减计数器

我想设计一个拔河游戏机，需要一个加减计数器。player1in和player2in，分别是控制加和减，但是在同一个process里不能对count分别赋值，请各位网友帮帮忙

Answer 1

USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY add_sub_counter IS
PORT ( clk,player1_in,player2_in : IN STD_LOGIC;
counter : OUT STD_LOGIC_VECTOR (7 DOWNTO 0));
END;
ARCHITECTURE behaviour OF add_sub_counter IS
SIGNAL q : STD_LOGIC_VECTOR (7 DOWNTO 0);
BEGIN
PROCESS(clk,player1_in,player2_in)
VARIABLE player : STD_LOGIC_VECTOR (1 DOWNTO 0);
BEGIN
player := player1_in&player2_in;
IF rising_edge(clk) THEN
CASE player IS
WHEN "10" => q <= q+1;
WHEN "01" => q <= q-1;
WHEN OTHERS => NULL;
END CASE;
END IF;
END PROCESS;
counter <= q ;
END;

追问

你好，拔河的话应该不需要另外的clk输入了，只需要player1in 以及player2in 的脉冲输入就行了

追答

如果没有clk信号，VHDL是很难在一个进程中判断player1in和player2in的有效边沿的。
这时通常需要3个进程才能判断计数器该如何加减：用2个进程分别检测player1in和player2in的有效边沿，并分别输出各自的单脉冲信号，然后用另一个进程判断该如何对计数器进行加减操作。

追问

大侠，我试了，好像的确不行。仿真果断出不来，led那边根本就没信号输出，为什么？我看着逻辑满靠谱的。。。我发给你，帮我看看行么？

追答

我认为主要是单脉冲发生器的设计。你需要保证每按动一次按键，只输出一个固定宽度的脉冲。而单脉冲发生器是需要一个系统时钟信号的。

追问

加去抖电路有用么？这样就会产生比较好的脉冲，但是我还是没办法使它保持固定的宽度。我也大致看过其他人的程序，似乎也没有刻意去用系统的时钟。有点迷惑

追答

仿真的时候是否有去抖电路关系不大，你可以在输入波形的时候就认为按键是不抖动的。但实际试验时却必须有去抖电路，因为实际按键是有抖动的。

去抖电路必须有时钟信号，否则无法产生固定宽度的脉冲。所谓固定，是相对于时钟周期而言的。另外一种方案是采用单稳态触发器，但单稳态触发器属于数模混合电路。

追问

还是有点没有头绪啊......今天还是出不来，上了实验板就是出不了理想的。不好意思我能加你么？觉得你在VHDL上挺有研究的，探讨一下

追答

刚刚才注意到你在私信中的描述，前两个进程中存在一个问题，就是变量count的运用。
应当在结构体中将其声明为2个信号count1和count2，因为在VHDL中变量实际上是进程的局部变量，仿真一遍进程之后，变量将会被释放，下次仿真的时候会重新被声明。
由于你声明时的count为0，仿真的时候会+1成为1，但不会被保存下来，仿真完毕就被释放了，下次count还是从0加到1，不会变成2和3的。信号则不然，它会被保存下来。你试试改成下面这样行不行：
process (player1in,begin_match,en)
variable count:integer range 0 to 3:=0;
begin
count := count1;
if((begin_match and en)='1')then
if(player1in'event and player1in='1' )then
count:=count+1;
end if;
end if;
if(count=3)then
left_side<=left_side+1;
else left_side<=left_side;end if;
count1 <= count;
end process;

追问

那个，我能加你好友么？想具体问问你

追答

在百度中如何加好友？我还不清楚。

追问

扣扣可以么，我把号码私信发给你，谢谢！

追答

我加你好友了。