如何理解FPGA中存放程序的RAM 50
①可不可以这样认为:FPGA内部也有RAM,只不过这个RAM存放的不是一条条的待顺序执行的指令,而是每一位都是决定FPGA功能的(既每一位都是用来配置FPGA的)。对这些...
①可不可以这样认为:FPGA内部也有RAM,只不过这个RAM存放的不是一条条的待顺序执行的指令,而是每一位都是决定FPGA功能的(既每一位都是用来配置FPGA的)。对这些所有的配置位进行置位或者复位,从而使FPGA板变成一个具有特定逻辑功能的数字器件?
②LUT可以看成16*1的SRAM,那LUT与配置FPGA的RAM的关系是什么?(是不是每个LUT都可以看做是配置FPGA的RAM的一部分呢?也就是说配置FPGA的RAM从物理上讲不是一整块?) 展开
②LUT可以看成16*1的SRAM,那LUT与配置FPGA的RAM的关系是什么?(是不是每个LUT都可以看做是配置FPGA的RAM的一部分呢?也就是说配置FPGA的RAM从物理上讲不是一整块?) 展开
展开全部
fpga实现逻辑功能就是通过lut来的,lut最重要的部分就是RAM,用来保存你的设计转换成的真值表。比如你有4个输入,那么这4个输入产生的组合逻辑结果最多也就是2的4次方16种结果,fpga把这个16种结果分别对应4个输入地址,输入产生一个4位地址,就在RAM里面找到对应的结果,从而输出相应的结果。
你的理解基本正确,用于lut的RAM不是在一起的,而是分布式的。另外有一块大的RAM用于系统设计的。
这些ram里面的数据掉电后都会丢失,这也是fpga和cpld的区别,FPGA每次上电都要从外部的flash或者在线下载bit流到 内部的RAM里面去。
你的理解基本正确,用于lut的RAM不是在一起的,而是分布式的。另外有一块大的RAM用于系统设计的。
这些ram里面的数据掉电后都会丢失,这也是fpga和cpld的区别,FPGA每次上电都要从外部的flash或者在线下载bit流到 内部的RAM里面去。
展开全部
1 可以这么理解,但要看不同厂家的芯片。比如altera 的FPGA ,他的所谓“RAM”不再FPGA内部,需要外面带一块EPCS芯片用于保存配置信息。
2 LUT差不多是个16*1的ram ,大部分厂家的FPGA都是断电丢失配置,每次上电重新读取配置(也就是配置LUT 线路等)。
如果LUT可以采用SRAM掉电不丢数据,那么就像你的理解一样了。 不过我用过的一些都是掉电重置类型的。
2 LUT差不多是个16*1的ram ,大部分厂家的FPGA都是断电丢失配置,每次上电重新读取配置(也就是配置LUT 线路等)。
如果LUT可以采用SRAM掉电不丢数据,那么就像你的理解一样了。 不过我用过的一些都是掉电重置类型的。
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
展开全部
FPGA内部的RAM或者双口RAM和外挂的bai功能一样,都是拿来存du储数据的。放在zhiFPGA内部的好处就是减少了读写的延时,使dao得数据读写速度更快。FPGA经常被拿来做一些数据处理,需要处理的数据从外部送入FPGA,先被存储到双口RAM内,再从双口RAM的另一个端口送到DSP进行运算,运算的结果可以直接送出FPGA,或者存到另一个RAM中等待做其他处理。
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
展开全部
FPGA内部的RAM分为两部分,一部分就是你的分布式的RAM,用于LUT,还有一种是块ram(BLOCK RAM)是一块用于存储数据的专用RAM,也就是你的系统设计中需要用到容量较大的数据储存区域(比如FIFO,SRAM等)。
FPGA实现逻辑功能就是通过LUT来的,LUT最重要的部分就是RAM,用来保存你的设计转换成的真值表。比如你有4个输入,那么这4个输入产生的组合逻辑结果最多也就是2的4次方16种结果,FPGA把这个16种结果分别对应4个输入地址,输入产生一个4位地址,就在RAM里面找到对应的结果,从而输出相应的结果。
你的理解基本正确,用于LUT的RAM不是在一起的,而是分布式的。另外有一块大的RAM用于系统设计的。
这些ram里面的数据掉电后都会丢失,这也是FPGA和CPLD的区别,FPGA每次上电都要从外部的FLASH或者在线下载BIT流到 内部的RAM里面去。
不知道我是否说清楚。
FPGA实现逻辑功能就是通过LUT来的,LUT最重要的部分就是RAM,用来保存你的设计转换成的真值表。比如你有4个输入,那么这4个输入产生的组合逻辑结果最多也就是2的4次方16种结果,FPGA把这个16种结果分别对应4个输入地址,输入产生一个4位地址,就在RAM里面找到对应的结果,从而输出相应的结果。
你的理解基本正确,用于LUT的RAM不是在一起的,而是分布式的。另外有一块大的RAM用于系统设计的。
这些ram里面的数据掉电后都会丢失,这也是FPGA和CPLD的区别,FPGA每次上电都要从外部的FLASH或者在线下载BIT流到 内部的RAM里面去。
不知道我是否说清楚。
本回答被网友采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询