Question

数字时钟问题？

请问为什么我这样接电路，仿真一开始，分的个位和十位就自动进一了，不应该是要等到秒的十位为0110即6的时候，11经过一个与非门再经过一个非门为高电平的时候才进一的吗？

Answer 1

这个是因为“分”电路的时钟信号的起始状态不明确引起的；

因此可在原电路添加个门电路（U3:C），如下图示；

去试试吧；

追问

谢谢，但能跟我解释一下为什么用与非门会起始状态不明显吗？

追答

这个是就仿真效果所作的判断，因为分、秒电路是一样的，只是时钟信号的产生不一样；

至于实物电路是否与仿真一样存在bug，得做实验来验证；

追问

谢了，有空去实验室验证一下。