Question

如何将xilinx系列fpga内部高频信号输出来

Answer 1

在xilinx的FPGA中，要实现高频时钟的输出，并保证时钟质量，最有效的方案是使用ODDR来产生。例如，需要输出的时钟为CLK，用CLK来驱动ODDR，让ODDR在CLK的上升沿输出0或1，在CLK的下降沿输出1或0，从而产生一个时钟脉冲CLKOUT，CLKOUT的时钟频率和CLK完全相同。ODDR位于IOB里面，如果CLK是由BUFG驱动的，那么从CLK到ODDR的路径在每次实现中是确定，从OODR到FPGA芯片PAD的路径和延迟也是确定的，由ODDR产生的时钟是一个稳定的高质量时钟。