Question

vhdl元件例化问题

如图，左边元件中的lockopen已经与其他元件的输入相连。我尝试过无法将输出引脚的lockopen直接与两个元件的输入相连，也无法在此时用lockopen=>lockopen直接将图中两个lockopen直接建立映射。那么我该在port map中写什么代码使得两个输入一个输出以及输出引脚 全部连起来？

Answer 1

元件例化时，注意引脚的类型必须与信号的类型一致，决断性一致，信号模式兼容。
估计你的问题出现端口信号模式的不兼容上。你将输出引脚的模式由"OUT"改成"BUFFER"试一下！