Question

基于QuartusⅡ的FPGA\CPLD数字系统设计实例(第2版)

基于QuartusⅡ的FPGA\CPLD数字系统设计实例(第2版)

Answer 1

基于FPGA/CPLD设计交通控制器的设计

我们做过这个课题了

可以和我们交流下.........

设计任务
（一）有一条主干道和一条支干道的汇合点形成十字交叉路口，主干道为东西向，支干道为南北向。为确保车辆安全，迅速地通行，在交叉道口的每个入口处设置了红，绿，黄3色信号灯。
（二）要求：
（1）主干道绿灯亮时，支干道红灯亮，反之亦然，两者交替允许通行，主干道每次放行55s，支干道每次放行25s。每次由绿灯变为红灯的过程中，黄灯亮5s作为过渡。
（2）能实现正常的倒计时显示功能。
（3）能实现总体清零功能：计数器由初始状态开始计数，对应状态的指示灯亮。
（4）能实现特殊状态的功能显示：进入特殊状态时，东西、南北路口均显示红灯状态。

Verilog HDL作为一种规范的硬件描述语言,被广泛应用于电路的设计中。利用Verilog的设计描述可被不同的工具（包括验证仿真、时序分析、测试分析以及综合）所支持,可用不同器件来实现。而可编程器件的广泛应用，为数字系统的设计带来了极大的灵活性。由于可编程器件可以通过软件编程对硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样快捷方便。
本文用Verilog HDL设计了一个交通灯控制系统，主干道交通灯按绿－黄－红变化，支干道交通灯按红－绿－黄变化。设计采用了自顶向下的设计方法，首先根据功能将电路分为div(包括div1和div2)、counter、controller、Fenwei(包括Fenwei1和Fenwei2)、demx模块，然后针对每个模块进行开发。利用QuartusII6.0中的仿真工具对每个模块进行仿真，保证功能正确。在此基础上，将所有模块连接起来，形成完整的设计，并用QuartusII6.0中的仿真工具再次仿真。仿真结果表明功能正确，符合设计要求。最后利用QuartusII6.0将程序下载到Altera FPGA芯片EP1C3T144C8中，实际结果表明电路工作正常，满足了设计要求。