Question

VHDL和Verilog HDL两种语言的具体不同

最近开始对硬件编程语言有了兴趣，并且向学一学，现在比较流行的有VHDL和Verilog HDL两种语言，但是对于他们之间的区别知道的确是少之又少，希望有这方面的高手能够指点一下，谢谢；还有就是介绍一些学习方法和不错的图书教材，或者网站等等诸如此类的资料！谢谢了！

Answer 1

这个问题不是两三句就能解释清楚的。
verilog在工业界通用些，VHDL在大学较多。

个人觉得VHDL比较严谨，VerilogHDL格式要求松一些。

HDL特别是Verilog HDL得到在第一线工作的设计工程师的特别青睐，不仅因为HDL与C语言很相似，学习和掌握它并不困难，更重要的是它在复杂的SOC的设计上所显示的非凡性能和可扩展能力。

在学习HDL语言时，笔者认为先学习VerilogHDL比较好：一是容易入门；二是接受Verilog HDL代码做后端芯片的集成电路厂家比较多，现成的硬核、固核和软核比较多。

小析VHDL与Verilog HDL的区别

学习完VHDL后觉得VHDL已非常完善,一次参加培训时需学习Verilog HDL,于是顺便“拜访”了一下Verilog HDL，才发现，原来Verilog HDL也是如此高深，懵懂中发现Verilog HDL好像较之VHDL要多一些语句，是不是Verilog HDL就要比VHDL高级些？

在此先对VHDL与Verilog HDL的发展历程作一个简单的介绍。VHDL诞生于1982年。在1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。而Verilog HDL是由GDA(Gateway Design Automation)公司的PhilMoorby在1983年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具。1985年Moorby推出它的第三个商用仿真器Verilog-XL,获得了巨大的成功，从而使得Verilog HDL迅速得到推广应用。1989年CADENCE公司收购了GDA公司，使得VerilogHDL成为了该公司的独家专利。1990年CADENCE公司公开发表了Verilog HDL,并成立LVI组织以促进Verilog HDL成为IEEE标准，即IEEE Standard 1364-1995。
由于GDA公司本就偏重于硬件，所以不可避免地Verilog HDL就偏重于硬件一些，故Verilog HDL的底层统合做得非常好。而VHDL的逻辑综合就较之Verilog HDL要出色一些。所以，Verilog HDL作重强调集成电路的综合，而VHDL强调于组合逻辑的综合。所以笔者建议，你作重于集成电路的设计，则只需Verilog HDL就可以了，若你要进行大规模系统设计，则你就必须学习VHDL。
另外，学习过Verilog HDL的朋友应该知道，Verilog HDL很具有C语言的风格，不能说“所以”，但结果差不多，也具有C语言一样的不严密性。所以在硬件电路设计时就得有相应的考虑

以上是我去年学数逻在网上查到的 希望对你有所帮助

Answer 2

我刚来公司，公司用Verilog语言，怎么说呢，Verilog语言和C语言挺接近的，而且大部分公司都用Verilog语言。用VHDL应该少一些。

Answer 3

自己的体验，两种语言的正真不同，我就不说了，网上能搜到很多答案。
看你具体应用吧，verilog 比较快入门，VHDL网上资源比较多，可以搜到很多源码，比如opencore之类的。夏宇闻的书很好

Answer 4

还是学Verilog HDL，用的广一些。