Question

偏移二进制码的问题

AD选用的是偏移二进制码输出，而我在FPGA中要将AD输出值进行累加。请问偏移二进制码如何进行加法运算，需要先转成补码形式吗？先行谢谢

Answer 1

以四位二进制编码来看，只要把，每一个偏移二进制数，加上8以后就还原成还原成了原来的数值，就可以进行累加求和了。如果加法运算不溢出的话可以到加法完成之后，最后加上8乘以加数的个数，就是最终的答案。

Answer 2

研究基于SoPC的视频解码系统中二维IDCT硬件设计与实现。针对二维IDCT的运算量大、乘法运算多,导致占用FPGA资源多和系统速度慢等问题,其设计采用一维IDCT复用,研究分布式算法实现乘法累加,并使用偏移二进制编码来减小其查找表大小,其直接占用。