vhdl语言中的数组如何定义和使用
1个回答
展开全部
type a is array(3 downto 0) of std_logic;
以上定义了一个8值逻辑的位宽为4的一维数组类型a。
调用：
signal b： in a；
以上定义了一个8值逻辑的位宽为4的一维数组类型a。
调用：
signal b： in a；
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
