allegro导入logic网表后，封装不能更新
现在有一个BRD文件中的元件U1，其对应的封装名称是X1，现在我把X1中两个不需要的机械钻孔删除了（无pinnumber），变更后的封装另存为X1-1，然后在原理图里面把...
现在有一个BRD文件中的元件U1，其对应的封装名称是X1，现在我把X1中两个不需要的机械钻孔删除了（无pin number），变更后的封装另存为X1-1，然后在原理图里面把U1的PCB footprint更改为X1-1，重新从原理图导出网表，再导入BRD文件，U1对应的PCB封装还是X1，并没有更新为我希望的X1-1，哪里出问题了？？？？
展开
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
