Verilog hdl 设计一个30进制的减计数器,同步计数,异步清零,置数,有借位

给出具体的veriloghdl语句。有加分... 给出具体的verilog hdl 语句。有加分 展开
 我来答
匿名用户
2015-01-15
展开全部
module count(
input clk,
input rst_n,
input clr,
input [9:0]data_set,
input set_en,
output reg[9:0] cnt_out
);
reg [5:0]cnt;
always@(posedge clk or negedge rst_n)begin
if(!rst_n)

cnt_out<=10'd1023;

else if(clr) //同步清零

cnt_out<=10'b0;
else if(set_en) //同步置位

cnt_out<=data_set;
else if(cnt==29) //30进制

cnt_out<= cnt_out-10'b1;
end
always@(posedge clk or negedge rst_n)begin
if(!rst_n)
cnt<=0;

else if(cnt==29)

cnt<=0;

else

cnt<=cnt+1;

end
这就是一个完全符合你的要求的30进制减计数器
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式