CMOS门电路输入高电平低电平的电压有没有什么规定啊？
有一些相关的规定。
1，比如与芯片类型有关，74hcxx输入高低电平分界在0.3-0.7vdd之间，如果电源电压为5v，分界在1.5v到3.5v都算合格。所以低于1.5v肯定是输入低电平，高于3.5v肯定是输入高电平，而1.5v到3.5v则不能确定。所以ttl芯片不能直接驱动高速cmos，而高速cmos可以直接驱动ttl。
2，74hctxx则另有规定，与ttl电平兼容，与74hcxx不同。各种单片机输入高低电平与此又稍有不同。
扩展资料：
CMOS逻辑历史
1，早期分离式CMOS逻辑元件只有“4000系列”一种（RCA'COS/MOS'制程），到了后来的“7400系列”时，很多逻辑芯片已经可以利用CMOS、NMOS，甚至是BiCMOS（双载流子互补式金氧半）制程实现。
2，早期的CMOS元件和主要的竞争对手BJT相比，很容易受到静电放电（ElectroStaticDischarge,ESD）的破坏。而新一代的CMOS芯片多半在输出入接脚（I/Opin）和电源及接地端具备ESD保护电路，以避免内部电路元件的栅极或是元件中的PN结（PN-Junction）被ESD引起的大量电流烧毁。
3，此外，早期的CMOS逻辑元件（如4000系列）的操作范围可由3伏特至18伏特的直流电压，所以CMOS元件的栅极使用铝作为材料。
4，而多年来大多数使用CMOS制造的逻辑芯片也多半在TTL标准规格的5伏特底下操作，直到1990年后，有越来越多低功耗的需求与信号规格出现，取代了虽然有着较简单的信号接口、但是功耗与速度跟不上时代需求的TTL。
5，此外，随着MOSFET元件的尺寸越做越小，栅极氧化层的厚度越来越薄，所能承受的栅极电压也越来越低，有些最新的CMOS制程甚至已经出现低于1伏特的操作电压。这些改变不但让CMOS芯片更进一步降低功率消耗，也让元件的性能越来越好。
6，2004年后，又有一些新的研究开始使用金属栅极，不过大部分的制程还是以多晶硅栅极为主。关于栅极结构的改良，还有很多研究集中在使用不同的栅极氧化层材料来取代二氧化硅，例如使用高介电系数介电材料（high-Kdielectric），目的在于降低栅极漏电流（leakagecurrent）。
参考资料：
参考资料：
1. 5V CMOS门电路：在5V CMOS门电路中，通常规定输入电压高于2.5V为高电平，低于0.8V为低电平。
2. 3.3V CMOS门电路：在3.3V CMOS门电路中，通常规定输入电压高于1.65V为高电平，低于0.5V为低电平。
需要注意的是，在某些特殊的应用场合，输入电压高低电平的规定可能会有所不同。例如，某些应用需要使用主动上拉或下拉电路，以确保输入信号的可靠性和稳定性。因此，在实际应用中，需要根据具体情况和要求，选择符合规范和标准的CMOS门电路并进行正确的设计和使用。
