在verilog中声明一个寄存器类型,但不赋值,默认是高阻还是X?

rt如果生命的是wire类型呢?... rt

如果生命的是wire类型呢?
展开
 我来答
oakyyds
2014-03-12 · TA获得超过638个赞
知道小有建树答主
回答量:261
采纳率:50%
帮助的人:94.1万
展开全部

经过modelsim测试:凯慧

结果表明:孝孙竖reg类型不赋值,巧大默认是x;wire类型不赋值,默认是高阻。

匿名用户
2014-03-13
展开全部
X,wire型是Z
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式