signal xx:std_logic_vector(1 downto 0);--中间寄存器.其中的1 downto 0是什么意思
VHDL语言中的signalxx:std_logic_vector(1downto0);其中的1downto0代表什么意思？望高人能指点一下！万分感谢！...
VHDL语言中的signal xx:std_logic_vector(1 downto 0);其中的1 downto 0代表什么意思？望高人能指点一下！万分感谢！
展开
展开全部
语句声明，表示xx有第0位和第1位，即两位二进制位宽的变量。
downto 即从高位到低位，to是从低位到高位。
举个例子：
variable STS_BIT: bit_vector (7 downto 0);
The example defines a bit vector or 8 elements: STS_BIT(7), STS_BIT(6),… STS_BIT(0).
downto 即从高位到低位，to是从低位到高位。
举个例子：
variable STS_BIT: bit_vector (7 downto 0);
The example defines a bit vector or 8 elements: STS_BIT(7), STS_BIT(6),… STS_BIT(0).
参考资料： http://www.seas.upenn.edu/~ese201/vhdl/vhdl_primer.html
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
