Question

vhdl中顶层文件什么意思

为什么要设置顶层文件 有什么作用 底层文件又是什么？

Answer 1

一般的FPGA开发 需要将你要实现的模块，按照功能划分成一个一个子模块，顶层文件就是将这些小的功能模块连接起来的，以实现你最终的功能。底层文件就是你各个子模块的实现了：）

Answer 2

你调用dff1这个程序
component
dff1
port(rd,d,clk:in
std_logic;
q:out
std_logic);
end
component;
下面编译的时候就自动会生成顶层文件。下面会自动产生dff1程序

Answer 3

如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY dianzhen IS
PORT (clka,clkb:IN STD_LOGIC;
hangcon,liecon:OUT STD_LOGIC_VECTOR(15 DOWNTO 0)); END ENTITY dianzhen;
ARCHITECTURE dz OF dianzhen IS COMPONENT COUNT32 PORT( CLK1: IN STD_LOGIC;
QOUT1 : OUT STD_LOGIC_VECTOR(4 DOWNTO 0)); END COMPONENT; COMPONENT COUNT16 PORT( CLK : IN STD_LOGIC;
QOUT : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END COMPONENT; COMPONENT ROWCON
PORT(DATAIN : IN STD_LOGIC_VECTOR(3 DOWNTO 0); ROW : OUT STD_LOGIC_VECTOR(15 DOWNTO 0)); END COMPONENT; COMPONENT XIANSHI
PORT(WEI : IN STD_LOGIC_VECTOR(3 downto 0); SHI : IN STD_LOGIC_VECTOR(4 downto 0);
Q : OUT STD_LOGIC_VECTOR(15 downto 0));

END COMPONENT;
SIGNAL d,e: STD_LOGIC_VECTOR(3 downto 0); SIGNAL f: STD_LOGIC_VECTOR(4 downto 0); BEGIN
u1: COUNT32 PORT MAP(CLK1=>clkb,QOUT1=>f); u2: COUNT16 PORT MAP(CLK=>clka,QOUT=>d); u3: ROWCON PORT MAP(DATAIN=>d, ROW=>hangcon); u4: XIANSHI PORT MAP(WEI=>e,SHI=>f, Q=>liecon); END ARCHITECTURE dz;