Question

请教：在modelsim下用Verilog HDL testbench仿真bmp文件读写，写出的文件变大是咋回事？

代码：

initial
begin
# 1000;
example_1_pt = $fopen("test_01.bmp","rb");
example_2_pt = $fread(file_data_in, example_1_pt);
example_3_pt = $fopen("test_02.bmp","w");
# 1000;
for (i = 0; i < 5274; i = i + 1)
begin
$fwrite(example_3_pt, "%c", file_data_in[i]);
end

$fclose(example_1_pt);
$fclose(example_3_pt);
end

用UE打开的原始文件test_01.bmp的截图：

用UE打开的目标文件test_02.bmp的截图：

请看：在第二幅图标记区域的最后，58后面的0D是多出来的。总的来看，原始文件test_01.bmp的长度是5274，目标文件test_01.bmp的长度是5281，“凭空”多出来7个字节。

请问如何写出与原始图像相同的bmp文件？

多谢帮忙！





Answer 1

首先我得谢谢你的这段代码，帮我省了不少 事然后针对你的问题，我也遇到，并且解决了，其实你只要修改一句就可以了
example_3_pt = $fopen("test_02.bmp","w");
=》example_3_pt = $fopen("test_02.bmp","wb");

Answer 2

关注这个问题