求设计一个vhdl语言，要求做一个数字时钟的整点报时，用进位信号触发，并有20秒报警。。谢谢
展开全部
数字时钟的整点报时可以的，没有问题。
追问
求设计
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
上海矽旭微电子
2024-09-05 广告
数字IC设计入门需掌握数字电路基础，包括逻辑门电路、时序逻辑等。同时，熟悉Verilog或VHDL等硬件描述语言是关键，以便进行RTL设计。此外，了解EDA工具如Cadence、Synopsys等用于仿真和时序分析也至关重要。学习过程中，需...
点击进入详情页
本回答由上海矽旭微电子提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
