quartus II 中如何用verilog源文件生成原理图
4个回答
展开全部
1、打开quartus II，用verilog源文件，先点击file文件，下来菜单点击create/update。
2、然后我们选择右侧的create symbol file for current file生成原理图。
3、打开后界面随意右键弹出下来列表，选择insert。
4、右边出现选择菜单，点击选择symbol。
5、在选择的框中选择点击一个你需要的路径点击即可生成原理图到文件夹。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
威孚半导体技术
2024-08-19 广告
威孚（苏州）半导体技术有限公司是一家专注生产、研发、销售晶圆传输设备整机模块（EFEM/SORTER）及核心零部件的高科技半导体公司。公司核心团队均拥有多年半导体行业从业经验，其中技术团队成员博士、硕士学历占比80%以上，依托丰富的软件底层...
点击进入详情页
本回答由威孚半导体技术提供
展开全部
准备好HDL源文件，编译综合都能通过，在project navigator 中的file 目录下找到源文件，右键点击源文件，选中 create symbol files for current file；完成后就生成了原理图，不过符号只能在符号文件中打开使用。
本回答被网友采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
楼上的意思说的是把用verilog文件生成原理图模块（symbol），直接转换成原理图文件我没试过，但是可通过综合看到文件的原理图结构。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
如果是要看网络关系的话，
toolS>>netlist viewers
一般网络分析都是RTL级，选RTL viewer
toolS>>netlist viewers
一般网络分析都是RTL级，选RTL viewer
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
更多回答（2）
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
