Question

高财富！谁能帮我用Verilog HDL写一个四位数据的偶检验电路代码运行并截下仿真图的，10块钱

高财富！谁能帮我用Verilog HDL写一个四位数据的偶检验电路代码运行并截下仿真图的，10块钱！

Answer 1

module even(

input a,

input b,

input c,

input d,

output result

    );

assign result = ~(a^b^c^d);

endmodule

截图：