Question

请问FPGA综合Verilog代码后下载到flash中就可以运行了，为何要布线？

请问下载到flash中的代码不也是在FPGA资源中执行的吗？那与FPGA布线的关系是？

Answer 1

布线的意思是信号的路径，FPGA是有“面积”和“速度”的概念的，路径有好坏，占用资源有多少，一样的代码在不同的片子中综合出来的电路可能就是不一样的了，有优劣之分，所以，建议为代码添加一定的约束条件，让电路更好。
据说高手对器件很熟悉的话，一边写一边可以在脑子里有电路架构模型，这个我本人还没有到那个程度。
修正一下FPGA的启动（我接触的）是EEPROM引导，好像不是你说的FLASH吧。上电时,FPGA输出一个CLK给程序存储器，串行方式或并行方式将程序引导入FPGA自身程序存储器，加载完成后启动运行。
FPGA和其他编程不一样的是，他的编程是硬件语言，实际上就像是PCB制图一样调用元器件画线，最终在FPGA器件中是用最底层的元实现的数字电路。

追问

请问quatus2中，对代码的全编译完成后，得到POF或SOF文件，此时是否已经表示布线完成（软件自动布线）？
如果软件布线达不到时序要求，再手动布线优化？是这样吗？
感谢您的回答

追答

Quatus2我只用过一次，编译后只能说明写出的代码是“合法”的，综合后电路就已经成型了，这时可以查看各种报告和电路结构图， POF和SOF应该是写入存储器的，手动优化我没有做过，通过精简代码和添加约束来重新综合电路我做过。

Answer 2

FPGA的代码不是执行，是一个编译好的电路。