Question

关于verilog代码在FPGA上实现的问题

Answer 1

哈哈，自己写好代码就可以了，由软件自动造成网表。
布局，布线也是由软件自动规划在FPGA芯片里面的连接问题。（注意是芯片里面的连接）规划好了，下载进芯片的话，芯片里面就是那种规划的结构了
（理解成没有下载程序的芯片是一张白纸）。
至于管脚分配就举个例子吧，假如你写了一个2选一的选择器。
输入端口有a,b,sel.输出口有c
你得把a,b,sel,c分配到FPGA芯片上的具体某个管脚。
下载完后，芯片上那几个脚就相当于这个选择器的脚了。

Answer 2

FPGA是硬件的东西，硬件一般都有输入输出的。FPGA内部的布线都是自动完成的，外部的管脚同FPGA的连接需要通过管脚定义来指定。
比如说你用FPGA连接一个LED灯，通过FPGA内部逻辑控制LED的亮灭。（不妨说这个LED灯连接在FPGA的第10个管脚上，这样就需要指定FPGA内部控制LED的信号连接在FPGA的第10个管脚上，这步操作就是管脚锁定。