怎样用modelsim对system verilog进行仿真
1个回答
展开全部
在菜单栏中选择“compile-->compile options”,然后选择system verilog就行了
如果你使用命令方式编译的话 那么使用 vlog -sv test.v 或者vlog test.sv
如果你使用命令方式编译的话 那么使用 vlog -sv test.v 或者vlog test.sv
本回答被提问者和网友采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
