
chipscope将做好的bit和cdc文件导入 为什么显示不出信号
1个回答
2016-04-11
展开全部
“这里有一点,之前在生成CDC文件时,我选择的clock port也是和这个clk信号连接的,不知道这样会不会有问题?”
这个问题很严重:clk是时钟,不能抓自己。
.最后,我点击了 "run"(就是那个三角形按钮) 去抓取数据,但是没有任何的sample 被抓到。
看看有没有说“Wait for Trg”如果有设置触发条件但是没有符合,一直等待。
如果说“slow or stopped clk”说明时钟没有正确接入或者根本没有时钟,仔细检查。
这个问题很严重:clk是时钟,不能抓自己。
.最后,我点击了 "run"(就是那个三角形按钮) 去抓取数据,但是没有任何的sample 被抓到。
看看有没有说“Wait for Trg”如果有设置触发条件但是没有符合,一直等待。
如果说“slow or stopped clk”说明时钟没有正确接入或者根本没有时钟,仔细检查。
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询